千千静听音乐 2026-05-26 新话术：1，也不是啥新技术了。 2，美国早就有了。 3，偷技术 4，不就是3d堆叠么？ 5，有本事赶上骁龙啊！ 6，还有人信大a，哈哈哈 7，散热不会热炸了吧？ 8，我月薪5000要养一家能用的上吗？ 9，三星内存堆叠早就有了 ♥ 50 ↩ 16
麒麟奶搔人艾斯 2026-05-26 华为这套逻辑 最重要的是 折叠 而不是人云亦云的 堆叠 最直观的一个表现就是 华为这套方案是需要新的eda来实现的 从设计之初就是二维转三维的整体思路[笑哭] 那些说xxx也有3d堆叠的[笑哭] 其实根本不是一回事他们连底层逻辑都没搞懂 华为这套是 3维设计＋堆叠＋封装 重点其实还是在3维设计上[笑哭] ♥ 43 ↩ 8
苏若苏 2026-05-26 简直恐怖如斯啊，全程看完何妈的发布会后吓哭了，原本以为是芯片工程技术发布会，看完后才知是半导体学术成果发布会[保卫萝卜_哭哭][保卫萝卜_哭哭][保卫萝卜_哭哭]科学史上那些著名的学术成果首发之争告诉我们，在创新的赛道上，尽早确立优先权是决定成败的关键一步。阿华你可真能藏真沉得住气啊，海思半导体本可以在几年前发现时即按下“发布”键，以尽早赢得确立科学发现话语权的必争之战，可仍然从容不迫选择了自己认为更合适的时机（基于新定律的芯片都流片几代了）。秋冬季搭载在mate90系列上的Kirin2026性能提升40%以上，依阿华在芯片领域的低调风格实际到时大概率会更令人惊喜，当然2026年对海思还只是一个全新起点，且消费级soc只是其中一小部分。何妈十年内不要出国了，参考孟晚舟女士的冤屈[脸红][脸红][脸红] ♥ 35 ↩ 3
a明天你好a 2026-05-29 逻辑堆叠技术是3d堆叠技术的一种，台积电的3d堆叠技术本质上是逻辑层、存储层和模拟层单独制造，再用封装技术整合到一起，本质上只有一个逻辑层，而华为的逻辑堆叠技术，是要实现2层，甚至多层的逻辑层，使CPU，GPU，npu可用的空间多倍提升，以此提高芯片性能 ♥ 2 ↩ 1
春风暴起一树花 2026-05-26 时间效率，芯片要解决的最主要问题之一。光刻机的路径，以缩小线宽减少体积达到的。华为的新方法是改变芯片内部的拓扑空间结构减少传输时间达到的。3D堆叠是两块或若干块功能完整的芯片封装。华为的这是芯片内部设计制造结构的改变。两个完全就不是一个东西。 ♥ 2
各色幸福广泛 2026-05-30 好，受教，解惑了，我看这个视频前是无法理解3d堆叠和逻辑堆叠诧异的，网上太多人蹭，这是我看韬定律的第6、7个视频，之前的人全说多厉害，时间换空间，反正话空的很，说不出所以然 ♥ 1 ↩ 3
天阳关雨 2026-05-28 首先，华为提出涛定律是有原因的，2020年华为被美国制裁之后就已经无法使用台积电等fab的先进制程了。这是一个限制同时也是一个机遇，就像国产新能源车弯道超车一样，国外还在沿着摩尔定律埋头钻研制程更小更极致的等效晶体管的时候，我们跳出来重新衡量现代半导体的制程指标，把原来就已经有逐渐融合趋势的设计端、工艺侧、EDA工具放到一个更深入的合作领域。 其次，逻辑折叠讲起来很简单，但实际实现起来非常非常复杂，如何衡量混合键合的寄生参数、如何去表示同一layer中的堆叠器件、如何衡量堆叠后的时序信号等等都是非常复杂的事情。 第三，华为提出的这些概念以及技术和目前半导体的主流研究方向也是一致的，nanosheet中的GAA、TSV、BSPDN之类的都可以很好的对接。 但跟前面用来比喻的新能源车一样，这是一个非常巨大的工程，需要大量的人力、财力支撑，需要漫长的开发周期完善，华为预期的2031年已经是五年之后了 ♥ 1 ↩ 4
Comments
新话术：1，也不是啥新技术了。 2，美国早就有了。 3，偷技术 4，不就是3d堆叠么？ 5，有本事赶上骁龙啊！ 6，还有人信大a，哈哈哈 7，散热不会热炸了吧？ 8，我月薪5000要养一家能用的上吗？ 9，三星内存堆叠早就有了
♥ 50 ↩ 16
华为这套逻辑 最重要的是 折叠 而不是人云亦云的 堆叠 最直观的一个表现就是 华为这套方案是需要新的eda来实现的 从设计之初就是二维转三维的整体思路[笑哭] 那些说xxx也有3d堆叠的[笑哭] 其实根本不是一回事他们连底层逻辑都没搞懂 华为这套是 3维设计＋堆叠＋封装 重点其实还是在3维设计上[笑哭]
♥ 43 ↩ 8
简直恐怖如斯啊，全程看完何妈的发布会后吓哭了，原本以为是芯片工程技术发布会，看完后才知是半导体学术成果发布会[保卫萝卜_哭哭][保卫萝卜_哭哭][保卫萝卜_哭哭]科学史上那些著名的学术成果首发之争告诉我们，在创新的赛道上，尽早确立优先权是决定成败的关键一步。阿华你可真能藏真沉得住气啊，海思半导体本可以在几年前发现时即按下“发布”键，以尽早赢得确立科学发现话语权的必争之战，可仍然从容不迫选择了自己认为更合适的时机（基于新定律的芯片都流片几代了）。秋冬季搭载在mate90系列上的Kirin2026性能提升40%以上，依阿华在芯片领域的低调风格实际到时大概率会更令人惊喜，当然2026年对海思还只是一个全新起点，且消费级soc只是其中一小部分。何妈十年内不要出国了，参考孟晚舟女士的冤屈[脸红][脸红][脸红]
♥ 35 ↩ 3
可以理解为tsmc代工那几家做的是拼好芯，俗称胶水把几个die粘一个基板或者叠一起，华为做的是拼好门，直接在与或非逻辑电路就开始折叠
♥ 23 ↩ 1
最近看的一个离谱评论，想说华为炒作，被我带了一句，然后说台积电的1.4纳米也是炒作[微笑][微笑][微笑]
♥ 21 ↩ 2
额。。。他们能懂电路拓扑折叠吗？
♥ 17
营销噱头吗[doge]
♥ 16 ↩ 3
大侄子的定律[藏狐]
♥ 8 ↩ 1
错了，不是类似封装的堆叠，是类似设计三维晶体管，所以是不一样的
♥ 8 ↩ 1
意思就是晶体管排列和连接已经不是在二维平面上了，而是转向3d
♥ 5 ↩ 22
逻辑堆叠技术是3d堆叠技术的一种，台积电的3d堆叠技术本质上是逻辑层、存储层和模拟层单独制造，再用封装技术整合到一起，本质上只有一个逻辑层，而华为的逻辑堆叠技术，是要实现2层，甚至多层的逻辑层，使CPU，GPU，npu可用的空间多倍提升，以此提高芯片性能
♥ 2 ↩ 1
时间效率，芯片要解决的最主要问题之一。光刻机的路径，以缩小线宽减少体积达到的。华为的新方法是改变芯片内部的拓扑空间结构减少传输时间达到的。3D堆叠是两块或若干块功能完整的芯片封装。华为的这是芯片内部设计制造结构的改变。两个完全就不是一个东西。
♥ 2
好，受教，解惑了，我看这个视频前是无法理解3d堆叠和逻辑堆叠诧异的，网上太多人蹭，这是我看韬定律的第6、7个视频，之前的人全说多厉害，时间换空间，反正话空的很，说不出所以然
♥ 1 ↩ 3
首先，华为提出涛定律是有原因的，2020年华为被美国制裁之后就已经无法使用台积电等fab的先进制程了。这是一个限制同时也是一个机遇，就像国产新能源车弯道超车一样，国外还在沿着摩尔定律埋头钻研制程更小更极致的等效晶体管的时候，我们跳出来重新衡量现代半导体的制程指标，把原来就已经有逐渐融合趋势的设计端、工艺侧、EDA工具放到一个更深入的合作领域。 其次，逻辑折叠讲起来很简单，但实际实现起来非常非常复杂，如何衡量混合键合的寄生参数、如何去表示同一layer中的堆叠器件、如何衡量堆叠后的时序信号等等都是非常复杂的事情。 第三，华为提出的这些概念以及技术和目前半导体的主流研究方向也是一致的，nanosheet中的GAA、TSV、BSPDN之类的都可以很好的对接。 但跟前面用来比喻的新能源车一样，这是一个非常巨大的工程，需要大量的人力、财力支撑，需要漫长的开发周期完善，华为预期的2031年已经是五年之后了
♥ 1 ↩ 4
感觉可以理解为无限城或者古一空间折叠那种结构吧[笑哭]
♥ 1
光刻可以三d光刻吗
↩ 2
可不可以简单理解成 楼和楼的不同层之间去建立空中走廊，将技术的难度主要集中在设计阶段
聊聊粗粮的Q1财报
逻辑折叠的逻辑是芯片进行逻辑运算的区域进行折叠..........你大学真是白念了
https://b23.tv/BV13YdoBpEPc