DUV光刻机的极限究竟在哪里（上）
Description
找不到DUV的高分图，就用EUV的剖析图做封面了 一直有人说DUV极限是3nm/5nm，就计算了一下极限，粗略计算！！！！！！ 这期也就是简单的计算罢了（真的超级简单 其实标题应该叫做光刻机的极限究竟在哪里 但是因为讲的是ASML的DUV，欸嘿 或者叫ASML的设备的理论极限与常见DUV的计算 下期讲 禁令+SMEE+Nikon duv+ASML 0.33NA EUV+0.55EUV的极限计算，大概2700字 适合扯皮用
找不到DUV的高分图，就用EUV的剖析图做封面了 一直有人说DUV极限是3nm/5nm，就计算了一下极限，粗略计算！！！！！！ 这期也就是简单的计算罢了（真的超级简单 其实标题应该叫做光刻机的极限究竟在哪里 但是因为讲的是ASML的DUV，欸嘿 或者叫ASML的设备的理论极限与常见DUV的计算 下期讲 禁令+SMEE+Nikon duv+ASML 0.33NA EUV+0.55EUV的极限计算，大概2700字 适合扯皮用
Comments
直接翻最后结论，NXT2100i极限情况下可以做16nm的pitch，已知台积电5nm节点fin pitch是28nm，考虑到实际生产工艺误差，也完全足够了，问题在于华为手头有没有2100i？靠1980Di做5nm SADP下为37nm，差太远，可以认为没法做5nm
♥ 115 ↩ 70
不过SAQP SAOP会大幅降低良率提高成本的吧，毕竟光刻机可是耗电大户[doge]更别说mask和胶
♥ 49 ↩ 5
硅材料极限戓者说现有材料极限已在前方等着了，没有材料戓计算原理上的突破，光刻极限不可避免[辣眼睛]，，
♥ 39 ↩ 5
为什么播放量这么少？因为一脸懵逼的进来一脸懵逼的出去。直接说结果吧。7纳米5纳米。因为能造3纳米早就有人造了！[笑哭]
♥ 38 ↩ 15
视频标签🏷超级可爱的17岁Jk美少女Kurnal[喜欢]
♥ 38
在评论区看到光刻厂，只能说B站水平堪忧啊[doge]9月份我已经写了六千多字辟谣，可惜
♥ 34 ↩ 21
今天在半导体行业洞察那边看到了BEUV的路线图,技术瓶颈又一次来到了光源效率. 只要现有的EUV演进路线不断导致成本指数级上升就是国产追赶的好时机. 在看中成本的工业界尤其是消费品电子行业,这几乎就意味着个人用芯片的顶点未来可见. 可能到了BEUV时代的某天,最先进的CMOS制程只有玩算力的企业级用户才用得起了
♥ 25
向UP求证一种说法 有说台积电和三星的20nm以下制程多少NM都已经是等效算法了，实际间距要大得多 intel在10nm以上还不是等效所以14一直在++++，到10nm以下也开始等效了 这种说法有多少准确性？
♥ 21 ↩ 7
可以通过结构提高晶体管密度，例如CFET，这点时间足够国内过度到euv光刻机研发出来了
♥ 20 ↩ 27
外行路人弱弱说一下，wph是wafer per hour，每小时晶圆数吗？如果是的话，那个hour的h在英语里应该是不发音的，直接读our就行
♥ 17 ↩ 1
你舌头过保质期了？[辣眼睛]
♥ 16
口齿不清，听的难受！ 能不能用个AI配音？
♥ 12 ↩ 3
DUV光刻机的分辨率还有往下迭代的空间，只是目前碰到了一些瓶颈，假如DUV光刻机可以将分辨率再次提高，制造成本可以进一步下降。
♥ 12 ↩ 11
结论：用2000di和2050可以勉强做pitch27nm，约等于台积电N5，再往下没什么大可能性
♥ 7
AI字幕提取：一直有人说DVB的极限是7NM 5nm 3nm 那么实际的精准数据呢 全文加热理论极限 以及曝光周期性线条时的计算与思考 非及其产物群里面有...
♥ 7
太专业了，问题是提出了，但解答不清楚，可能因为我是门外汉。
♥ 6
好厉害，听不懂
♥ 4 ↩ 2
师傅你是做什么工作的[doge] (up学什么的)
♥ 4 ↩ 1
UP那个大学毕业的，太专业了
♥ 4 ↩ 3
up我问个问题：现在除了阿斯麦之外的光刻机大概是什么个水平？阿斯麦的光刻机到底比他的友商领先了多少？[汤圆]
♥ 3 ↩ 1