集成电路版图设计【全120讲】【国家级精品课】

Parts

1. P1 · 01 集成电路及其发展
2. P2 · 02 集成电路制造流程
3. P3 · 03 集成电路设计和要求
4. P4 · 04 集成电路设计流程
5. P5 · 05 集成电路设计分类
6. P6 · 06 版图设计的概念
7. P7 · 07 版图设计的方法
8. P8 · 08 常见器件的版图识别
9. P9 · 09 集成电路设计软件
10. P10 · 10 版图分析软件
11. P11 · 11 全定制版图设计工具
12. P12 · 12 标准单元版图设计工具
13. P13 · 13 版图验证及工具
14. P14 · 14 思政：从知识迁徙工具转换到自我超越和终生学习
15. P15 · 15 思政：从ChiPLogic与Cadence间的数据桥梁
16. P16 · 16 工作站和个人计算机
17. P17 · 17 Unix和linux操作系统
18. P18 · 18 使用工作站和PC服务器上的设计软件
19. P19 · 19 虚拟机的启动和关闭
20. P20 · 20 PC本机与虚拟机之间的数据传递
21. P21 · 21 Linux常用命令
22. P22 · 22 Linux中有关目录的操作命令
23. P23 · 23 Vi编辑器的使用
24. P24 · 24 启动Cadence软件
25. P25 · 25 cadence主界面
26. P26 · 26 库和库文件
27. P27 · 27 建库方法
28. P28 · 28 库管理
29. P29 · 29 库报警处理
30. P30 · 30 集成电路中电阻的选择与计算
31. P31 · 31 集成电路中电阻的版图设计
32. P32 · 32 集成电路中电容的测算
33. P33 · 33 MOS集成电路中常用的电容
34. P34 · 34 二极管版图
35. P35 · 35 三极管版图
36. P36 · 36 集成电路中的mos场效应管
37. P37 · 37 MOS场效应管版图
38. P38 · 38 MOS管版图的连接和对称性
39. P39 · 39 实际工艺中的MOS管及其特性
40. P40 · 40 基本逻辑门的工作原理
41. P41 · 41 基本逻辑门的电路图绘制
42. P42 · 42 版图的设计规则
43. P43 · 43 建立版图文件
44. P44 · 44 绘制版图
45. P45 · 45 绘制版图操作
46. P46 · 46 反相器版图绘制
47. P47 · 47 版图设计规则验证DRC
48. P48 · 48 版图提取EXT
49. P49 · 49 电路版图对比LVS
50. P50 · 50 设计单元库的建立
51. P51 · 51 元器件的摆放和布局布线
52. P52 · 52 与非门版图DRC验证
53. P53 · 53 与非门版图的提取与LVS
54. P54 · 54 思政：从“与非门”到创新路
55. P55 · 55 版图中标签（Label）与Pin端口的添加
56. P56 · 56 利用LVS验证工具分析版图网表
57. P57 · 57 CMOS或非门版图绘制
58. P58 · 58 三端和四端MOS器件
59. P59 · 59 复合逻辑门的初步设计
60. P60 · 60 思政：数字单元命名规则中的职业操守
61. P61 · 61 思政：组合逻辑电路中的团队协作
62. P62 · 62 复合逻辑门的优化设计
63. P63 · 63 MOS器件的衬底电位版图实现
64. P64 · 64 LSW图层的添加和修改
65. P65 · 65 aoi211版图的布局布线方法
66. P66 · 66 版图DraculaDRC验证
67. P67 · 67 版图DraculaLVS验证
68. P68 · 68 与或非门aoi21的版图设计
69. P69 · 69 或与非门oai21的版图设计
70. P70 · 70 CMOS电路的symbol视图建立
71. P71 · 71 电路设计的层次化
72. P72 · 72 低级电路层次视图DescendView的观察
73. P73 · 73 与非门构建CMOSD触发器的电路原理
74. P74 · 74 思政：时序人生-触发器电路中的人生价值观
75. P75 · 75 传输门和与非门及反相器构建的主从边沿触发器（1）电路结构
76. P76 · 76 触发器功能仿真
77. P77 · 77 与非门构建CMOSD触发器的版图设计
78. P78 · 78 与非门构成的D触发器版图绘制
79. P79 · 79 传输门和与非门及反相器构建边沿触发器的版图设计
80. P80 · 80 Calibre工具介绍
81. P81 · 81 思政：ERC检查中的社会责任
82. P82 · 82 触发器的CalibreDRC验证
83. P83 · 83 触发器DRC
84. P84 · 84 触发器的CalibreLVS验证
85. P85 · 85 触发器LVS
86. P86 · 86 标准单元库的基本概念
87. P87 · 87 两种基本布线原理
88. P88 · 88 为满足布线要求而需遵循的规则及网格的概念
89. P89 · 89 思政：线网万重+耐劳以成-线网提取中的吃苦耐劳精神
90. P90 · 90 网格间距（Pitch)的确定
91. P91 · 91 标准单元高度和宽度原则
92. P92 · 92 标准单元的其它原则
93. P93 · 93 D508项目基本情况
94. P94 · 94 思政：D508项目逻辑提取中的工匠精神
95. P95 · 95 D508项目的版图设计策略
96. P96 · 96 D508项目单元逻辑图的准备（宽长比设置）
97. P97 · 97 设计规则的准备（一个典型的0.5um工艺的设计规则）
98. P98 · 98 利用PDK进行版图设计
99. P99 · 99 上电复位模块的版图设计
100. P100 · 100 振荡模块的版图设计（1）性能仿真
101. P101 · 101 振荡模块的版图设计（2）版图设计与验证
102. P102 · 102 大驱动器的版图设计（开漏输出、CMOS驱动）
103. P103 · 103 模拟部分版图的总拼
104. P104 · 104 为满足工艺要求所作的优化
105. P105 · 105 芯片的可靠性（1）闩锁效应及版图设计注意事项
106. P106 · 106 芯片的可靠性（2）静电现象与版图保护
107. P107 · 107 思政：静电防护-集成电路人的职业底线与生命线
108. P108 · 108 压焊点的版图设计
109. P109 · 109 薄栅管ESD保护结构
110. P110 · 110 思政：ESD保护电路中的社会责任与担当
111. P111 · 111 场管ESD保护结构
112. P112 · 112 全芯片ESD保护结构
113. P113 · 113 D508项目标准单元建立的考虑因素
114. P114 · 114 D508项目中标准单元建立的步骤和单元举例
115. P115 · 115 版图数据处理
116. P116 · 116 常用版图设计技巧和实例
117. P117 · 117 sram六管电路版图
118. P118 · 118 八位异步计数器版图
119. P119 · 119 四位串行加法计数器版图
120. P120 · 120 移位寄存器版图