你两位 2021-09-23 终于在B站看到了DCDC布局事正常点的了，其他那些要么事Sw引脚输出走直角走细线，要么反馈线从电感下方走的。 还有几个点要说一下， 1：电感下方需要覆铜，要过认证时特别重要。大量的经验下，各种电感下覆铜除了影响不到5%的感量外，无任何坏处(前提是覆铜完整) 2：在PCB-Layout的电压反馈链路中，C9的作用可以细细研究下，回发现新的知识点 3：输入端的C1、C2、C3一定要注意MLCC电容的耐压值，保证大于12V，选用16V就可以 4：DCDC做到能用不难，但是到真正需要过认证、或者复杂场景时，有很大学问，包括电感电容选值，反向电压保护，电感的磁辐射释放，非同步整流的续流二极管快关时导致的震荡，等等等一堆... ♥ 681 ↩ 47
江南书生居 2022-01-05 孙老师，打了一下您分享的板子，发现几个小问题。 我做了几个改动： 1.修改了原理图，按照数据手册一一对应了元件。 2.改小了板子尺寸，变成了18mm*12mm。 3.改动了背面信号线走线，尽量缩短了走线，改观一些挡GND的回路的问题。 4.背面增加了输入输出的标识。 5.增加了半孔设计，方便作为元件焊接到其它线路板上。 6.12V输入改成了18V输入，这样至少可以支持4S电池了。 测试使用都正常，纹波也都在50mV以内。 PCB我也分享出来了，帮看看有什么不妥之处？请指正！ https://www.bilibili.com/video/BV1Z3411Y7fq ♥ 340 ↩ 6
HD-nuke8800 2021-09-25 补充个视频没有讲的。在buck拓扑的电流流向分析中，【输入电容】看起来像打酱油，仅仅是“滤波”，电流流向并没有经过，这是定性分析造成的。如果按照定量分析，从能量守恒角度计算，实际上输入电容的任务比输出电容还重。输入电容的di/dt是非常巨大的，能量吞吐不亚于电感，远大于输出电容的能量吞吐。 这要求输入电容的ESR要非常小，小容量铝电解都不能胜任，需要用MLCC或者固态铝电解。PCB布线时输入电容要最大限度靠近IC的输入和GND引脚，以尽可能降低引线ESL。 UP这里虽然没讲，但是输入电容摆放&走线还是遵守了上述规则。 ♥ 172 ↩ 12
佛洛依德与梦 2021-10-13 都在讲板级电路，那我来说点芯片内部的结构吧[doge] 自举电路原理是利用电容两端电压不能突变来工作的，虽然外围电路我们只能看到电容电感电阻，但是芯片内部其实是有两个nmos管，顺带一提如果主功率管（开关管）是用的pmos则不需要自举电路，但是nmos的迁移率比pmos高，同等宽长比下nmos能流过更多电流，所以现在主流设计内部都是使用的nmos管，但是使用nmos管有一个问题，如何使得它的栅极比电源电压更高（因为一般上臂mos的漏极接的就是电源电压，如果想把mos管当开关用，此时mos管的栅极必须比漏记电压高），自举电路此时就应运而生了，所以自举电路其实就是抬高内部主功率管的栅极电压的，你们学废了吗[doge][doge] ♥ 142 ↩ 11
Keridium 2021-09-23 高dv/dt节点面积小，高di/dt环路面积小，大电流走线粗，散热（这里没有散热焊盘）处理好，地电流处理好（必要时分割地平面），就差不多了。这张板子有功率地侵犯信号地的问题，不过侵犯的不是高di/dt的地回路，问题应该不大。 ♥ 94 ↩ 9
传奇帝丶 2021-09-23 作为连连看职业玩家说一下发现的问题，输出电源的GND很细。仔细看下电源输出地回路可以看出来，背面的地被反馈线挡住好多，即使打了那么多孔，时机输出地还是从那个缝隙走的，有些细，如果说错勿喷[OK] ♥ 39 ↩ 28
97818014086_bili 2023-04-19 复刻了板子 用的2236 输出调到5V上电就烧的几率很大 现在怀疑两个原因 1.en电压太高的原因 我记得mps很多电源芯片上电烧都和en电压过高有关 2.FB引脚存在干扰？(因为和输出电压有关联) 3.淘宝买的2236丝印是IAUAF 和视频的2236丝印不同 有假的或者批次不同的可能？ ♥ 10 ↩ 8
Comments
终于在B站看到了DCDC布局事正常点的了，其他那些要么事Sw引脚输出走直角走细线，要么反馈线从电感下方走的。 还有几个点要说一下， 1：电感下方需要覆铜，要过认证时特别重要。大量的经验下，各种电感下覆铜除了影响不到5%的感量外，无任何坏处(前提是覆铜完整) 2：在PCB-Layout的电压反馈链路中，C9的作用可以细细研究下，回发现新的知识点 3：输入端的C1、C2、C3一定要注意MLCC电容的耐压值，保证大于12V，选用16V就可以 4：DCDC做到能用不难，但是到真正需要过认证、或者复杂场景时，有很大学问，包括电感电容选值，反向电压保护，电感的磁辐射释放，非同步整流的续流二极管快关时导致的震荡，等等等一堆...
♥ 681 ↩ 47
孙老师，打了一下您分享的板子，发现几个小问题。 我做了几个改动： 1.修改了原理图，按照数据手册一一对应了元件。 2.改小了板子尺寸，变成了18mm*12mm。 3.改动了背面信号线走线，尽量缩短了走线，改观一些挡GND的回路的问题。 4.背面增加了输入输出的标识。 5.增加了半孔设计，方便作为元件焊接到其它线路板上。 6.12V输入改成了18V输入，这样至少可以支持4S电池了。 测试使用都正常，纹波也都在50mV以内。 PCB我也分享出来了，帮看看有什么不妥之处？请指正！ https://www.bilibili.com/video/BV1Z3411Y7fq
♥ 340 ↩ 6
补充个视频没有讲的。在buck拓扑的电流流向分析中，【输入电容】看起来像打酱油，仅仅是“滤波”，电流流向并没有经过，这是定性分析造成的。如果按照定量分析，从能量守恒角度计算，实际上输入电容的任务比输出电容还重。输入电容的di/dt是非常巨大的，能量吞吐不亚于电感，远大于输出电容的能量吞吐。 这要求输入电容的ESR要非常小，小容量铝电解都不能胜任，需要用MLCC或者固态铝电解。PCB布线时输入电容要最大限度靠近IC的输入和GND引脚，以尽可能降低引线ESL。 UP这里虽然没讲，但是输入电容摆放&走线还是遵守了上述规则。
♥ 172 ↩ 12
都在讲板级电路，那我来说点芯片内部的结构吧[doge] 自举电路原理是利用电容两端电压不能突变来工作的，虽然外围电路我们只能看到电容电感电阻，但是芯片内部其实是有两个nmos管，顺带一提如果主功率管（开关管）是用的pmos则不需要自举电路，但是nmos的迁移率比pmos高，同等宽长比下nmos能流过更多电流，所以现在主流设计内部都是使用的nmos管，但是使用nmos管有一个问题，如何使得它的栅极比电源电压更高（因为一般上臂mos的漏极接的就是电源电压，如果想把mos管当开关用，此时mos管的栅极必须比漏记电压高），自举电路此时就应运而生了，所以自举电路其实就是抬高内部主功率管的栅极电压的，你们学废了吗[doge][doge]
♥ 142 ↩ 11
高dv/dt节点面积小，高di/dt环路面积小，大电流走线粗，散热（这里没有散热焊盘）处理好，地电流处理好（必要时分割地平面），就差不多了。这张板子有功率地侵犯信号地的问题，不过侵犯的不是高di/dt的地回路，问题应该不大。
♥ 94 ↩ 9
作为连连看职业玩家说一下发现的问题，输出电源的GND很细。仔细看下电源输出地回路可以看出来，背面的地被反馈线挡住好多，即使打了那么多孔，时机输出地还是从那个缝隙走的，有些细，如果说错勿喷[OK]
♥ 39 ↩ 28
啥时候设计一个atx电源？追更
♥ 30 ↩ 4
请问up，我是电子爱好者小白，我想问一下，我需要看那些入门教材，才能做到对你的视频电路内容完全看懂？？望up百忙之中回复一下我这个小白。
♥ 34 ↩ 17
交作业辣[妙啊]
♥ 18 ↩ 1
这个c9和r3的作用可以详细讲讲吗
♥ 12 ↩ 4
这个老师坏的很。原理图 和PCB 对不上。PCB 又和规格书对的上。BOM又和原理图对上。果然大神都留坑
♥ 10 ↩ 1
复刻了板子 用的2236 输出调到5V上电就烧的几率很大 现在怀疑两个原因 1.en电压太高的原因 我记得mps很多电源芯片上电烧都和en电压过高有关 2.FB引脚存在干扰？(因为和输出电压有关联) 3.淘宝买的2236丝印是IAUAF 和视频的2236丝印不同 有假的或者批次不同的可能？
♥ 10 ↩ 8
没太看懂7脚VCC为啥串一个电容就接地，参考电路里是一个Vin接到VCC，电容是接这条线上再接地的。 _(:з」∠)_
♥ 9 ↩ 3
又要去嘉立创 薅羊毛咯
♥ 8 ↩ 1
c9 r5什么原理，求解答？up
♥ 8 ↩ 1
孙老师，可以讲讲R4和R5是怎么算出来的吗
♥ 8
电气自动化专业的毕业搞PCB设计能行吗？[doge]
♥ 10 ↩ 6
前面几期能看懂，到了这期，全程懵逼[原神_躺平]
♥ 6
支持支持,什么时候设计个PD充电头.
♥ 6