【中文配音】苏黎世计算机体系结构神课,2026年最新重制版本|从晶体管到现代CPU全链路打通

Parts

  1. P1 · 01-导论:晶体管·门电路·数字基础
  2. P2 · 02-组合逻辑
  3. P3 · 03-时序逻辑
  4. P4 · 04-时序逻辑II·Labs·Verilog(版A)
  5. P5 · 05-时序逻辑II·Labs·Verilog(版B)
  6. P6 · 06-时序逻辑II·Labs·Verilog(录播版)
  7. P7 · 07-HDL·Verilog进阶·时序与验证
  8. P8 · 08-时序与验证II
  9. P9 · 09-冯·诺依曼模型与指令集
  10. P10 · 10-指令集架构II
  11. P11 · 11-ISA与微架构
  12. P12 · 12-汇编编程实战(LC3)
  13. P13 · 13-微架构基础与设计II
  14. P14 · 14-多周期与流水线处理器
  15. P15 · 15-流水线设计II:冲突处理
  16. P16 · 16-精确异常
  17. P17 · 17-乱序执行
  18. P18 · 18-数据流·超标量·分支预测
  19. P19 · 19-乱序中的Load/Store处理
  20. P20 · 20-高级分支预测
  21. P21 · 21-VLIW与脉动阵列
  22. P22 · 22-SIMD架构
  23. P23 · 23-解耦访问执行架构
  24. P24 · 24-GPU架构
  25. P25 · 25-GPU架构II与内存技术
  26. P26 · 26-内存组织·层级与缓存入门
  27. P27 · 27-缓存设计
  28. P28 · 28-缓存II与预取
  29. P29 · 29-多核缓存问题
  30. P30 · 30-虚拟内存
  31. P31 · 31-预取II·存内计算·结课
  32. P32 · 32-习题精讲I
  33. P33 · 33-习题精讲II
  34. P34 · 34-习题精讲III
  35. P35 · 35-习题精讲IV
  36. P36 · 36-习题精讲V
  37. P37 · 37-习题精讲VI
Description
【课程简介】
苏黎世联邦理工学院(ETH Zürich)经典课《Digital Design and Computer Architecture》(数字设计与计算机体系结构)2026年最新重制中文配音版,由国际知名体系结构学者 Onur Mutlu 主讲。从晶体管与门电路讲起,经 Verilog/时序验证、指令集与微架构,一路到流水线、乱序执行、分支预测、SIMD/GPU、缓存与虚拟内存,最后用 6 讲习题/期末真题收官——一门课打通「数字设计 → 计算机组成 → 现代CPU/GPU」完整链路。

【适合谁看】
- 计科/计组/体系结构课想对照名校讲法的同学
- 想搞懂 CPU 为什么这么设计的系统/嵌入式/芯片方向工程师
- 准备体系结构、数字IC、计算机组成相关考试/面试的人

【观看指南】
本稿仅发布中文配音版(37讲)。建议:
- 入门:P1–P12(逻辑 → Verilog → ISA → 汇编)
- 核心:P13–P20(微架构 → 流水线 → 乱序 → 分支预测)
- 进阶:P21–P31(SIMD/GPU → 缓存 → 虚存 → 存内计算)
- 刷题:P32–P37(习题与期末真题精讲)
注:源课 L4 保留 3 个不同录制版本(版A/版B/录播),内容接近可任选其一跟学。

【合集】
已归入 B 站合集「计算机科学与技术」。

搬运翻译不易,听写、翻译、配音、字幕均为 UP 重制。若对你有帮助,欢迎三连;有余力可充电支持,是持续更新高质量课程的最大动力。

课程来源:ETH Zürich, Digital Design and Computer Architecture(Onur Mutlu)(仅供学习交流)

————————————
📚 配套增值服务
🎁 免费课件:评论区扣「课件」后私信 UP主领取
配套学习站已上线 5 大学习路线(AI大模型 / 计算机本科 / C++就业 / 嵌入式 / 金融创业),指定翻译课程配完整图文教程
⚡ 充电支持后私信 UP主,开通对应课程学习权益