拆解2纳米芯片：先进封装与背部供电深度解读

我就喜歡這種知識從左耳進右耳處不留一點痕跡的感覺[OK]

♥ 735 ↩ 37

自己切的skylake cpu die[吃瓜]14纳米，打了能谱面扫描[呲牙]可惜没来得及弄CPU薄到100纳米做stem，看不清最底层

♥ 610 ↩ 27

[思考]为什么英特尔和台积电放大器件边缘这么清晰，三星放大这么模糊，像是加了平滑去噪的？

♥ 450 ↩ 25

闲鱼黑市，闲鱼首发，不是说说而已[doge]。

♥ 533 ↩ 15

经常切芯片的朋友？ 我。。我吗？

♥ 281 ↩ 10

英特尔的失败不是技术落后，相反很多时候他都因为技术太过激进无法高良率量产而被赶超

♥ 202 ↩ 30

我知道ARL有20A版本的es，20A在英特尔的宣传图中就是3gaasheet，可能是20A。20A和18A在英特尔工艺内部代号应该都是P1278系列

♥ 218 ↩ 34

看了一下确实是四片，三月切的片子

♥ 127 ↩ 2

我在x上看到的pantherlake的电镜是4层纳米片，这个应该就是最终量产时的形态[脱单doge]

♥ 119 ↩ 3

严谨的话应该放比例尺，而不是标放大倍数……SEM的放大倍数不是一个具有物理意义的绝对参数，SEM放大倍数=显示器上图像的长度/样品实际被扫描的长度，显示器大小、缩放等都会影响放大倍数，跟有固定放大倍率的光镜是不一样的

♥ 101 ↩ 1

显卡为啥现在都是大砖头子，就是因为三星当年8nm的拉胯制程，给老黄30系坑完了，功耗高，散热量巨大，各家非公规模不得已做成了大砖头子，转头下一代40系老黄选择了台积电5nm，性能照着30系的8nm一下崩上来巨大，而且散热还下来了，但是各家非公接着沿用30系的散热规模，结果散热全超模了

♥ 108 ↩ 10

關於「華為掌握 2奈米技術」的說法，源自於媒體對其專利技術的解讀與炒作。 實際上的客觀現況與技術真相如下：1. 專利不等於已經能夠「製作」專利曝光：《南華早報》等媒體曾報導，華為公開了一項半導體製程專利（利用 SAQP 自對準四重圖案化 技術搭配 DUV 深紫外光曝光機）。 該技術理論上可以將金屬線間距縮小到 21奈米以下，這達到了 2奈米製程所需的物理特徵門檻。 專家闢謠： 科技產業界與智庫專家（如科技力智庫執行長烏凌翔）指出，這只是一項「技術路徑專利」，距離實際做成晶片、甚至進入工廠量產，有著極其巨大的鴻溝。 媒體解讀為華為已能製造 2奈米，純屬謠言。

♥ 68 ↩ 26

现在国产芯片厂商都拿DUV多重曝光硬搓更先进制程的芯片，要是这多曝技术经验用在euv上会怎样

♥ 74 ↩ 59

会拆解Clearwater Forest吗？英特尔第一代Foveros Direct封装技术，intel 18A的逻辑芯片+intel 3-T的有源硅中阶层。

♥ 57 ↩ 6

这个2纳米芯片其实是我们村里的一个小作坊生产的

♥ 60 ↩ 8

怎么感觉英特尔这么容易就回到头部制程

♥ 58 ↩ 46

去年全网不看好intel的时候，我默默加仓，最高时有1000股，可惜没拿住，被call走了，不然起码50w……我就知道intel不会死

♥ 42 ↩ 6

最大的可能是一开始PTL就是想按3sheet去开发，因为和fin的数量一样，sheet越少，驱动电压就越低。但做出来后发现Fmax没眼看，只能调回4sheet重新良率爬坡，这也能解释为什么一早intel就宣布D0=0.4又迟迟没法量产。

♥ 41 ↩ 18

Intel不会真的要化区为龙了吧[笑哭]

♥ 39 ↩ 24

看来四层成本太高，三层加背部供电成本最合适。[思考]

♥ 29 ↩ 9