4-5-4 主存的扩展及其与CPU的连接 —— 习题课(无字幕版)
合集 · 计算机组成原理微课堂(无字幕版) (154)
-
0 课程介绍
5:36
-
1-1 计算机系统的组成(无字幕版)
2:59
-
1-2 计算机的发展(无字幕版)
14:24
-
1-3 计算机硬件(无字幕版)
13:07
-
1-4 计算机软件(无字幕版)
11:13
-
1-5 计算机系统的层次结构(无字幕版)
10:22
-
1-6 计算机的基本工作原理(无字幕版)
33:29
-
1-7 计算机系统的性能指标——(1)基本性能指标(无字幕版)
10:43
-
1-7 计算机系统的性能指标——(2)与运算速度相关的性能指标(无字幕版)
29:03
-
2-1 数据表示的相关基本概念(无字幕版)
8:37
-
2-2 进位计数制及其数据之间的相互转换(无字幕版)
32:47
-
2-3-1 定点数的编码——原码(无字幕版)
10:42
-
2-3-2 定点数的编码—补码(无字幕版)
23:15
-
2-3-3 定点数的编码——反码(无字幕版)
13:11
-
2-3-4 定点数的编码——移码(无字幕版)
6:45
-
2-3-5 定点数的编码——原码、补码、反码、移码之间的转换(无字幕版)
7:41
-
2-3-6 定点数的编码——习题课(无字幕版)
25:24
-
2-4-1 浮点数的表示——浮点数的表示形式和表示范围(无字幕版)
27:53
-
2-4-2 浮点数的表示——浮点数的规格化(无字幕版)
17:58
-
2-4-3 浮点数的表示——IEEE 754 浮点数标准(无字幕版)
34:48
-
2-5 C语言中的数据类型及转换(无字幕版)
35:29
-
3-1-1 移位运算 — 逻辑移位(无字幕版)
6:38
-
3-1-2 移位运算 —— 算术移位(无字幕版)
20:58
-
3-1-3 移位运算 — 循环移位(无字幕版)
9:36
-
3-2-1 定点数的加法和减法运算 — 补码加减法运算公式(无字幕版)
15:59
-
3-2-2 定点数的加法和减法运算 — 补码加减法运算的溢出检测(无字幕版)
25:05
-
3-2-3 定点数的加法和减法运算 — 逻辑代数和逻辑门(无字幕版)
18:12
-
3-2-4 定点数的加法和减法运算 —— 一位全加器的硬件逻辑实现(无字幕版)
13:39
-
3-2-5 定点数的加法和减法运算 — 串行进位加法器的硬件逻辑实现(无字幕版)
17:37
-
3-2-6 定点数的加法和减法运算 —— 先行进位加法器的硬件逻辑实现(无字幕版)
24:41
-
3-3-1 无符号数乘法运算的硬件逻辑实现(无字幕版)
18:34
-
3-3-2 定点数的乘法运算 —— 原码乘法运算的硬件逻辑实现(无字幕版)
6:42
-
3-3-3 定点数的乘法运算 —— 补码乘法运算的硬件逻辑实现(无字幕版)
34:52
-
3-3-4 定点数的乘法运算 —— 无符号阵列乘法器(无字幕版)
11:46
-
3-3-5 定点数的乘法运算 — 补码阵列乘法器(无字幕版)
15:35
-
3-4-1 定点数的除法运算 —— 原码除法运算 —— 恢复余数法(无字幕版)
19:08
-
3-4-2 定点数的除法运算 —— 原码除法运算 —— 不恢复余数法(无字幕版)
9:55
-
3-4-3 定点数的除法运算 —— 补码除法运算 —— 不恢复余数法(无字幕版)
14:56
-
3-5-1 浮点运算 —— 浮点加减法运算(无字幕版)
17:34
-
3-5-2 浮点运算 —— IEEE 754 浮点加减法运算(无字幕版)
7:12
-
3-5-3 浮点运算 ——浮点乘法运算(无字幕版)
2:38
-
3-5-4 浮点运算 ——浮点除法运算(无字幕版)
3:34
-
3-6 运算器(无字幕版)
6:08
-
4-1 存储器概述(无字幕版)
4:23
-
4-1-1 存储器概述 —— 存储器分类(无字幕版)
15:23
-
4-1-2 存储器概述 —— 存储器性能指标和存储系统层次结构(无字幕版)
5:58
-
4-1-3 存储器概述 —— 主存的基本结构(无字幕版)
10:13
-
4-1-4 存储器概述 —— 用于地址译码的译码结构(无字幕版)
6:35
-
4-1-5 存储器概述 —— 主存中数据的存放(无字幕版)
22:39
-
4-2-1 静态随机存取存储器SRAM —— 存储元(无字幕版)
12:10
-
4-2-2 静态随机存取存储器SRAM —— 存储元扩展和存储阵列扩展(无字幕版)
6:55
-
4-2-3 静态随机存取存储器SRAM —— 存储器结构及其芯片实例(无字幕版)
13:42
-
4-3-1 动态随机存取存储器DRAM —— 存储元及其扩展(无字幕版)
12:14
-
4-3-2 动态随机存取存储器DRAM —— 存储器的动态刷新(无字幕版)
9:19
-
4-3-3 动态随机存取存储器DRAM —— 存储器芯片实例和DRAM发展(无字幕版)
15:35
-
4-4 只读存储器ROM简介(无字幕版)
9:43
-
4-5-1 主存的扩展及其与CPU的连接 —— 位扩展(无字幕版)
7:27
-
4-5-2 主存的扩展及其与CPU的连接 —— 字扩展(无字幕版)
11:29
-
4-5-3 主存的扩展及其与CPU的连接 —— 字位同时扩展(无字幕版)
4:01
-
4-5-4 主存的扩展及其与CPU的连接 —— 习题课(无字幕版)
14:50
-
4-6-1 主存系统的优化 —— 双端口存储器(无字幕版)
3:44
-
4-6-2 主存系统的优化 —— 单体多字存储器(无字幕版)
3:39
-
4-6-3 主存系统的优化 —— 多体交叉存储器 ——(1) 高位多体交叉(无字幕版)
4:22
-
4-6-3 主存系统的优化 —— 多体交叉存储器 ——(2) 低位多体交叉(无字幕版)
13:47
-
4-7-1 高速缓冲存储器cache——cache的相关基本概念(无字幕版)
11:14
-
4-7-2 高速缓冲存储器cache——cache的读、写流程(无字幕版)
8:04
-
4-7-3 高速缓冲存储器cache — 地址映射 — (1)直接映射(无字幕版)
26:20
-
4-7-3 高速缓冲存储器cache — 地址映射 — (2)直接映射 (习题课)(无字幕版)
29:43
-
4-7-3 高速缓冲存储器cache —— 地址映射 —— (3)全相联映射(无字幕版)
21:51
-
4-7-3 高速缓冲存储器cache —— 地址映射 —— (4)组相联映射(无字幕版)
22:51
-
4-7-3 高速缓冲存储器cache —— 地址映射 —— (5)习题课(无字幕版)
18:41
-
4-7-4 高速缓冲存储器cache —— 替换算法(1)(无字幕版)
19:23
-
4-7-4 高速缓冲存储器cache —— 替换算法(2)习题课1(无字幕版)
17:30
-
4-7-4 高速缓冲存储器cache —— 替换算法(3)习题课2(无字幕版)
20:43
-
4-7-5 高速缓冲存储器cache —— 写入策略(无字幕版)
8:54
-
4-7-6 高速缓冲存储器cache —— cache的分类和应用(无字幕版)
7:23
-
4-8-1 虚拟存储器 —— 相关概念和基本工作原理(无字幕版)
5:42
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (1)概述(无字幕版)
5:30
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (2)地址映射和页表(无字幕版)
20:52
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (3)访问流程(无字幕版)
8:52
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (4)使用快表TLB加速地址转换(无字幕版)
12:31
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (5)基于TLB、cache的访存流程(无字幕版)
10:53
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (6)习题课(无字幕版)
20:02
-
5-1 指令系统概述(无字幕版)
4:25
-
5-2-1 指令格式 —— 指令的一般格式和指令字长(无字幕版)
5:28
-
5-2-1 指令格式 ——(2)指令中的地址码字段(无字幕版)
7:57
-
5-2-1 指令格式 ——(3)指令中的操作码字段(无字幕版)
16:07
-
5-3-1 寻址方式 ——(1)概述(无字幕版)
3:22
-
5-3-1 寻址方式 ——(2)指令寻址方式(无字幕版)
7:47
-
5-3-3 寻址方式 —— 操作数寻址方式(1)
13:59
-
5-3-3 寻址方式 —— 操作数寻址方式(2)
16:22
-
5-3-4 寻址方式 —— 习题课(无字幕版)
23:28
-
5-4 指令的操作类型(无字幕版)
21:42
-
5-5 复杂指令集计算机和精简指令集计算机(无字幕版)
7:18
-
5-6 本章综合习题课(1)
21:44
-
5-6 本章综合习题课(2)(无字幕版)
24:14
-
5-6 本章综合习题课(3)(无字幕版)
24:16
-
6-1 中央处理器概述(无字幕版)
17:31
-
6-2-1 指令的执行过程 — 指令执行的一般流程(无字幕版)
3:30
-
6-2-2 指令的执行过程 — 指令周期(无字幕版)
10:00
-
6-2-3 指令的执行过程 — 指令周期各阶段的数据流(无字幕版)
5:22
-
6-3-1 数据通路 —— CPU内部单总线结构(无字幕版)
31:43
-
6-3-2 数据通路 —— 习题课(1)(无字幕版)
17:54
-
6-3-2 数据通路 —— 习题课(2)(无字幕版)
30:22
-
6-3-2 数据通路 —— 习题课(3)(无字幕版)
17:45
-
6-4-1 控制器 —— CPU的时序及其控制方式(无字幕版)
13:54
-
6-4-2 控制器 —— 时序发生器(无字幕版)
19:49
-
6-4-3 控制器 —— 三级时序硬布线控制器(1)—— 概述(无字幕版)
4:42
-
6-4-3 控制器 —— 三级时序硬布线控制器(2)—— 设计(无字幕版)
7:50
-
6-4-4 控制器 —— 现代时序硬布线控制器(无字幕版)
14:44
-
6-4-5 控制器 —— 微程序控制器(1)—— 相关基本概念(无字幕版)
12:49
-
6-4-5 控制器 —— 微程序控制器(2)—— 微程序控制器的组成(无字幕版)
8:22
-
6-4-5 控制器 —— 微程序控制器(3)—— 下一个微地址的形成(无字幕版)
13:16
-
6-4-5 控制器 —— 微程序控制器(4)—— 微指令设计(无字幕版)
6:27
-
6-4-5 控制器 —— 微程序控制器(5)—— 微程序设计(无字幕版)
12:31
-
6-4-5 控制器 —— 微程序控制器(6)—— 微指令中操作控制字段的表示方法(无字幕版)
11:40
-
6-4-5 控制器 —— 微程序控制器(7)—— 水平型微指令和垂直型微指令(无字幕版)
5:27
-
6-4-5 控制器 —— 微程序控制器(8)—— 微程序控制器的设计流程(无字幕版)
5:34
-
6-5-1 异常与中断— 相关基本概念(无字幕版)
7:00
-
6-5-2 异常与中断— 异常与中断的处理过程(无字幕版)
5:05
-
6-5-3 异常与中断— 为CPU增加中断处理功能(1)—数据通路部分(无字幕版)
5:10
-
6-5-3 异常与中断— 为CPU增加中断处理功能(2)—硬布线控制器的改造(无字幕版)
10:24
-
6-5-3 异常与中断— 为CPU增加中断处理功能(3)—微程序控制器的改造(无字幕版)
4:18
-
6-5-4 异常与中断— 中断服务程序(无字幕版)
4:53
-
6-6-1 指令流水线概述(无字幕版)
13:46
-
6-6-2 流水线数据通路(无字幕版)
20:34
-
6-6-3 流水线冲突与处理(1)—— 结构冲突与解决方案,控制冲突与解决方案(无字幕版)
15:36
-
6-6-3 流水线冲突与处理(2)— 数据冲突(无字幕版)
10:42
-
6-6-3 流水线冲突与处理(3)— 数据冲突的解决方案—插入气泡(无字幕版)
18:33
-
6-6-3 流水线冲突与处理(4)—— 数据冲突的解决方案——数据旁路(无字幕版)
21:35
-
6-6-3 流水线冲突与处理(5)—— 进一步提升指令执行的并行性——超流水线技术和多发射技术(无字幕版)
8:17
-
6-6-4 指令流水线——习题课(无字幕版)
10:24
-
7-1 总线概述(1) — 作用和特点、主从设备、标准规定的四个特性(无字幕版)
10:16
-
7-1 总线概述(2) — 分类(无字幕版)
14:18
-
7-1 总线概述(3) — 性能指标(无字幕版)
18:05
-
7-2 总线传输的相关基本原理(1) — 总线传输过程和总线事务(无字幕版)
9:41
-
7-2 总线传输的相关基本原理(2) — 总线仲裁(1)(无字幕版)
11:57
-
7-2 总线传输的相关基本原理(3) — 总线仲裁(2)(无字幕版)
9:21
-
7-2 总线传输的相关基本原理(4) — 总线定时(无字幕版)
15:08
-
7-3 总线上信息的传送方式(无字幕版)
10:50
-
7-4 系统总线的结构(无字幕版)
19:57
-
7-5 常用总线(无字幕版)
5:43
-
8-1 输入输出系统概述(无字幕版)
1:34
-
8-2 I/O设备及其特性(无字幕版)
5:10
-
8-3 I/O接口(无字幕版)
18:51
-
8-4 I/O控制方式(1)— 概述(无字幕版)
3:04
-
8-4 I/O控制方式(2)— 程序直接控制(查询)方式(无字幕版)
13:10
-
8-4 I/O控制方式(3)— 中断驱动方式(无字幕版)
10:14
-
8-4 I/O控制方式(4)— 中断驱动方式 — 中断的基本概念(1)(作用,分类)(无字幕版)
12:50
-
8-4 I/O控制方式(5)— 中断驱动方式 — 中断的基本概念(2)(中断优先级与中断屏蔽)(无字幕版)
11:26
-
8-4 I/O控制方式(6)— 中断驱动方式 — 中断请求(无字幕版)
17:10
-
8-4 I/O控制方式(7)— 中断驱动方式 — 单级中断的处理流程(无字幕版)
19:03
-
8-4 I/O控制方式(8)— 中断驱动方式 — 多重中断的处理流程(无字幕版)
7:20
-
8-4 I/O控制方式(9)—— DMA方式(无字幕版)
20:20
Description
计算机组成原理微课堂字幕版 https://www.bilibili.com/video/BV1qG41197E4
Comments
老师教的清楚又简洁!说实话自从计网听了老师的课后,就非常喜欢老师您的上课风格
♥ 4
bilibiliAI视频总结: 储存的扩展方式,包括未扩展、自扩展和自卫同时扩展。同时,讲解了CPU与主存连接的原理,包括地址总线、数据总线和控制总线的使用。通过分析2009年和2010年的408考研真题,演示了如何根据给定的存储芯片组组成一个满足容量和位宽要求的存储器,并分析了存储器中各个存储单元的地址。最后,讲解了2011年和2016年的408考研真题。 计算机组成原理中储存的扩展方式,包括未扩展、自扩展、自卫同时扩展,并提供了相关练习题。 0:04 存储扩展的三种方式:未扩展、自扩展和自卫同时扩展。 1:08 存储器地址寄存器MAR、存储器数据寄存器MDR、地址总线和数据总线。 5:42 存储芯片组的扩展:存储芯片组的容量为2K乘八位,需要使用四组存储芯片组进行自扩展。 存储芯片组的编号和地址分配,以及如何计算ROM区的地址空间大小和ram区的容量。 6:40 存储芯片组的地址分配和存储单元的地址表示 9:58 ROM区和RAM区的容量计算 12:52 存储器的扩展和连接 如何计算RAM区地址空间大小,并通过位扩展实现容量需求,最终得出答案为选项C。 13:25 RAM芯片扩展:由于给定的512K的RAM芯片存储容量无法满足需求,需要使用字位同时扩展的方式,使用4片该类型的RAM芯片进行位扩展,形成存储芯片组,然后再进行自扩展,最终形成满足需求的RAM区。 14:26 RAM芯片数量计算:需要使用8组存储芯片组进行自扩展,每组存储芯片组由512K的RAM芯片组成,共计需要4832片512K的RAM芯片。
♥ 2
哥 球球了 考研之前更新完[大哭]王道听不明白了
♥ 1
有习题课真的是解决燃眉之急呀 教书匠!!![脱单doge][喜欢]
♥ 1
老师讲的太好啦,有习题课我就很爱[星星眼]
♥ 1
如果这个课能早点就好了[大哭],下周就要考试,不知道在考试前能不能看到全版的
♥ 1
呜呜呜 老师高产啊 加油 爱你~[脱单doge]
♥ 1
老师,那个编址是在哪个视频
存储器数据总线位宽如何确定的 按字节编址位宽就是8位 一般不应该是8的整数倍吗 这是由题意推测的吗
2010年15题为什么不是0080H
↩ 1
习题课很强[吃瓜][星星眼]
[打call]很好
老师,这里2011年题15的,它的实际存储是不是2^22次方啊,用8片RAM芯片进行了字拓展,那主存地址用3位去片选,剩余25 - 3 = 23位是这8个RAM构成的主存储器实际存储容量嘛(这里不考虑ROM)
实名羡慕up这溢出屏幕的才华[点赞][点赞][点赞],YYDS!快来一键三连吧[热词系列_优雅] 一、储存的扩展方式,包括未扩展、自扩展和自卫同时扩展,以及CPU与主存的连接方式和控制总线的相关控制。最后通过一道考研真题进行练习。 00:20 - 储存的扩展包括未扩展、自扩展和自卫同时扩展三种方式。 01:07 - CPU中存储器地址寄存器MAR的位数与地址总线的位宽相等,决定了可寻址空间的大小。 02:28 - 储存一般由ROM和RAM两部分构成,它们是统一编制的。 二、如何使用自扩展技术来满足存储空间和数据总线位宽的要求,并给出了相关的计算公式和实例。 03:01 - 题目给定的储存空间为64K字节,其中ROM区为4K字节,剩余60K字节为RAM区。 03:50 - 题目给定的容量为4K乘四位的RAM芯片,数据总线位宽为四位,因此需要使用两片这样的RAM芯片进行未扩展。 04:36 - 本题的答案是选项D。 三、如何构建一个容量为8K乘八位的存储器,并分析了该存储器与CPU的连接以及各个存储单元的地址。最后给出了一个练习题的答案。 06:00 - 构建8K乘八位的存储器,地址总线位宽为13位 06:55 - 存储芯片组地址空间的最小地址为11个零 08:18 - 本题的答案是选项D,2011年的题也是选项D,大家选对了吗? 四、如何根据题目给定的条件计算存储器的地址空间大小和位数,并通过实例演示了如何计算ROM区和ram区的地址空间大小和位数。 09:00 - 实际存储器的容量不能决定MAR的位数 09:23 - 储存的寻址范围为64兆,因此ma2的位数至少为26位 11:18 - 需要使用七组ram芯片组进行自扩展以满足ram区的容量需求 五、如何计算ROM区容量,并通过实例演示了如何使用字位扩展法构建符合要求的RAM区,最终得出正确答案。 12:02 - 本题的答案是选项C,与2009年的题15相似。 13:06 - 题目给定的ram区的地址空间大小为二的12次方乘以K。 14:16 - 题目要求的ram区容量为二的12次方乘以K乘以32位,需要使用八组存储芯片组进行自扩展。 --以上内容由模型基于视频内容生成,仅供参考。视频总结、高能空降欢迎召唤热心市民@AI视频小助理