4-1-5 存储器概述 —— 主存中数据的存放(无字幕版)
合集 · 计算机组成原理微课堂(无字幕版) (154)
-
0 课程介绍
5:36
-
1-1 计算机系统的组成(无字幕版)
2:59
-
1-2 计算机的发展(无字幕版)
14:24
-
1-3 计算机硬件(无字幕版)
13:07
-
1-4 计算机软件(无字幕版)
11:13
-
1-5 计算机系统的层次结构(无字幕版)
10:22
-
1-6 计算机的基本工作原理(无字幕版)
33:29
-
1-7 计算机系统的性能指标——(1)基本性能指标(无字幕版)
10:43
-
1-7 计算机系统的性能指标——(2)与运算速度相关的性能指标(无字幕版)
29:03
-
2-1 数据表示的相关基本概念(无字幕版)
8:37
-
2-2 进位计数制及其数据之间的相互转换(无字幕版)
32:47
-
2-3-1 定点数的编码——原码(无字幕版)
10:42
-
2-3-2 定点数的编码—补码(无字幕版)
23:15
-
2-3-3 定点数的编码——反码(无字幕版)
13:11
-
2-3-4 定点数的编码——移码(无字幕版)
6:45
-
2-3-5 定点数的编码——原码、补码、反码、移码之间的转换(无字幕版)
7:41
-
2-3-6 定点数的编码——习题课(无字幕版)
25:24
-
2-4-1 浮点数的表示——浮点数的表示形式和表示范围(无字幕版)
27:53
-
2-4-2 浮点数的表示——浮点数的规格化(无字幕版)
17:58
-
2-4-3 浮点数的表示——IEEE 754 浮点数标准(无字幕版)
34:48
-
2-5 C语言中的数据类型及转换(无字幕版)
35:29
-
3-1-1 移位运算 — 逻辑移位(无字幕版)
6:38
-
3-1-2 移位运算 —— 算术移位(无字幕版)
20:58
-
3-1-3 移位运算 — 循环移位(无字幕版)
9:36
-
3-2-1 定点数的加法和减法运算 — 补码加减法运算公式(无字幕版)
15:59
-
3-2-2 定点数的加法和减法运算 — 补码加减法运算的溢出检测(无字幕版)
25:05
-
3-2-3 定点数的加法和减法运算 — 逻辑代数和逻辑门(无字幕版)
18:12
-
3-2-4 定点数的加法和减法运算 —— 一位全加器的硬件逻辑实现(无字幕版)
13:39
-
3-2-5 定点数的加法和减法运算 — 串行进位加法器的硬件逻辑实现(无字幕版)
17:37
-
3-2-6 定点数的加法和减法运算 —— 先行进位加法器的硬件逻辑实现(无字幕版)
24:41
-
3-3-1 无符号数乘法运算的硬件逻辑实现(无字幕版)
18:34
-
3-3-2 定点数的乘法运算 —— 原码乘法运算的硬件逻辑实现(无字幕版)
6:42
-
3-3-3 定点数的乘法运算 —— 补码乘法运算的硬件逻辑实现(无字幕版)
34:52
-
3-3-4 定点数的乘法运算 —— 无符号阵列乘法器(无字幕版)
11:46
-
3-3-5 定点数的乘法运算 — 补码阵列乘法器(无字幕版)
15:35
-
3-4-1 定点数的除法运算 —— 原码除法运算 —— 恢复余数法(无字幕版)
19:08
-
3-4-2 定点数的除法运算 —— 原码除法运算 —— 不恢复余数法(无字幕版)
9:55
-
3-4-3 定点数的除法运算 —— 补码除法运算 —— 不恢复余数法(无字幕版)
14:56
-
3-5-1 浮点运算 —— 浮点加减法运算(无字幕版)
17:34
-
3-5-2 浮点运算 —— IEEE 754 浮点加减法运算(无字幕版)
7:12
-
3-5-3 浮点运算 ——浮点乘法运算(无字幕版)
2:38
-
3-5-4 浮点运算 ——浮点除法运算(无字幕版)
3:34
-
3-6 运算器(无字幕版)
6:08
-
4-1 存储器概述(无字幕版)
4:23
-
4-1-1 存储器概述 —— 存储器分类(无字幕版)
15:23
-
4-1-2 存储器概述 —— 存储器性能指标和存储系统层次结构(无字幕版)
5:58
-
4-1-3 存储器概述 —— 主存的基本结构(无字幕版)
10:13
-
4-1-4 存储器概述 —— 用于地址译码的译码结构(无字幕版)
6:35
-
4-1-5 存储器概述 —— 主存中数据的存放(无字幕版)
22:39
-
4-2-1 静态随机存取存储器SRAM —— 存储元(无字幕版)
12:10
-
4-2-2 静态随机存取存储器SRAM —— 存储元扩展和存储阵列扩展(无字幕版)
6:55
-
4-2-3 静态随机存取存储器SRAM —— 存储器结构及其芯片实例(无字幕版)
13:42
-
4-3-1 动态随机存取存储器DRAM —— 存储元及其扩展(无字幕版)
12:14
-
4-3-2 动态随机存取存储器DRAM —— 存储器的动态刷新(无字幕版)
9:19
-
4-3-3 动态随机存取存储器DRAM —— 存储器芯片实例和DRAM发展(无字幕版)
15:35
-
4-4 只读存储器ROM简介(无字幕版)
9:43
-
4-5-1 主存的扩展及其与CPU的连接 —— 位扩展(无字幕版)
7:27
-
4-5-2 主存的扩展及其与CPU的连接 —— 字扩展(无字幕版)
11:29
-
4-5-3 主存的扩展及其与CPU的连接 —— 字位同时扩展(无字幕版)
4:01
-
4-5-4 主存的扩展及其与CPU的连接 —— 习题课(无字幕版)
14:50
-
4-6-1 主存系统的优化 —— 双端口存储器(无字幕版)
3:44
-
4-6-2 主存系统的优化 —— 单体多字存储器(无字幕版)
3:39
-
4-6-3 主存系统的优化 —— 多体交叉存储器 ——(1) 高位多体交叉(无字幕版)
4:22
-
4-6-3 主存系统的优化 —— 多体交叉存储器 ——(2) 低位多体交叉(无字幕版)
13:47
-
4-7-1 高速缓冲存储器cache——cache的相关基本概念(无字幕版)
11:14
-
4-7-2 高速缓冲存储器cache——cache的读、写流程(无字幕版)
8:04
-
4-7-3 高速缓冲存储器cache — 地址映射 — (1)直接映射(无字幕版)
26:20
-
4-7-3 高速缓冲存储器cache — 地址映射 — (2)直接映射 (习题课)(无字幕版)
29:43
-
4-7-3 高速缓冲存储器cache —— 地址映射 —— (3)全相联映射(无字幕版)
21:51
-
4-7-3 高速缓冲存储器cache —— 地址映射 —— (4)组相联映射(无字幕版)
22:51
-
4-7-3 高速缓冲存储器cache —— 地址映射 —— (5)习题课(无字幕版)
18:41
-
4-7-4 高速缓冲存储器cache —— 替换算法(1)(无字幕版)
19:23
-
4-7-4 高速缓冲存储器cache —— 替换算法(2)习题课1(无字幕版)
17:30
-
4-7-4 高速缓冲存储器cache —— 替换算法(3)习题课2(无字幕版)
20:43
-
4-7-5 高速缓冲存储器cache —— 写入策略(无字幕版)
8:54
-
4-7-6 高速缓冲存储器cache —— cache的分类和应用(无字幕版)
7:23
-
4-8-1 虚拟存储器 —— 相关概念和基本工作原理(无字幕版)
5:42
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (1)概述(无字幕版)
5:30
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (2)地址映射和页表(无字幕版)
20:52
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (3)访问流程(无字幕版)
8:52
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (4)使用快表TLB加速地址转换(无字幕版)
12:31
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (5)基于TLB、cache的访存流程(无字幕版)
10:53
-
4-8-2 虚拟存储器 —— 页式虚拟存储器 —— (6)习题课(无字幕版)
20:02
-
5-1 指令系统概述(无字幕版)
4:25
-
5-2-1 指令格式 —— 指令的一般格式和指令字长(无字幕版)
5:28
-
5-2-1 指令格式 ——(2)指令中的地址码字段(无字幕版)
7:57
-
5-2-1 指令格式 ——(3)指令中的操作码字段(无字幕版)
16:07
-
5-3-1 寻址方式 ——(1)概述(无字幕版)
3:22
-
5-3-1 寻址方式 ——(2)指令寻址方式(无字幕版)
7:47
-
5-3-3 寻址方式 —— 操作数寻址方式(1)
13:59
-
5-3-3 寻址方式 —— 操作数寻址方式(2)
16:22
-
5-3-4 寻址方式 —— 习题课(无字幕版)
23:28
-
5-4 指令的操作类型(无字幕版)
21:42
-
5-5 复杂指令集计算机和精简指令集计算机(无字幕版)
7:18
-
5-6 本章综合习题课(1)
21:44
-
5-6 本章综合习题课(2)(无字幕版)
24:14
-
5-6 本章综合习题课(3)(无字幕版)
24:16
-
6-1 中央处理器概述(无字幕版)
17:31
-
6-2-1 指令的执行过程 — 指令执行的一般流程(无字幕版)
3:30
-
6-2-2 指令的执行过程 — 指令周期(无字幕版)
10:00
-
6-2-3 指令的执行过程 — 指令周期各阶段的数据流(无字幕版)
5:22
-
6-3-1 数据通路 —— CPU内部单总线结构(无字幕版)
31:43
-
6-3-2 数据通路 —— 习题课(1)(无字幕版)
17:54
-
6-3-2 数据通路 —— 习题课(2)(无字幕版)
30:22
-
6-3-2 数据通路 —— 习题课(3)(无字幕版)
17:45
-
6-4-1 控制器 —— CPU的时序及其控制方式(无字幕版)
13:54
-
6-4-2 控制器 —— 时序发生器(无字幕版)
19:49
-
6-4-3 控制器 —— 三级时序硬布线控制器(1)—— 概述(无字幕版)
4:42
-
6-4-3 控制器 —— 三级时序硬布线控制器(2)—— 设计(无字幕版)
7:50
-
6-4-4 控制器 —— 现代时序硬布线控制器(无字幕版)
14:44
-
6-4-5 控制器 —— 微程序控制器(1)—— 相关基本概念(无字幕版)
12:49
-
6-4-5 控制器 —— 微程序控制器(2)—— 微程序控制器的组成(无字幕版)
8:22
-
6-4-5 控制器 —— 微程序控制器(3)—— 下一个微地址的形成(无字幕版)
13:16
-
6-4-5 控制器 —— 微程序控制器(4)—— 微指令设计(无字幕版)
6:27
-
6-4-5 控制器 —— 微程序控制器(5)—— 微程序设计(无字幕版)
12:31
-
6-4-5 控制器 —— 微程序控制器(6)—— 微指令中操作控制字段的表示方法(无字幕版)
11:40
-
6-4-5 控制器 —— 微程序控制器(7)—— 水平型微指令和垂直型微指令(无字幕版)
5:27
-
6-4-5 控制器 —— 微程序控制器(8)—— 微程序控制器的设计流程(无字幕版)
5:34
-
6-5-1 异常与中断— 相关基本概念(无字幕版)
7:00
-
6-5-2 异常与中断— 异常与中断的处理过程(无字幕版)
5:05
-
6-5-3 异常与中断— 为CPU增加中断处理功能(1)—数据通路部分(无字幕版)
5:10
-
6-5-3 异常与中断— 为CPU增加中断处理功能(2)—硬布线控制器的改造(无字幕版)
10:24
-
6-5-3 异常与中断— 为CPU增加中断处理功能(3)—微程序控制器的改造(无字幕版)
4:18
-
6-5-4 异常与中断— 中断服务程序(无字幕版)
4:53
-
6-6-1 指令流水线概述(无字幕版)
13:46
-
6-6-2 流水线数据通路(无字幕版)
20:34
-
6-6-3 流水线冲突与处理(1)—— 结构冲突与解决方案,控制冲突与解决方案(无字幕版)
15:36
-
6-6-3 流水线冲突与处理(2)— 数据冲突(无字幕版)
10:42
-
6-6-3 流水线冲突与处理(3)— 数据冲突的解决方案—插入气泡(无字幕版)
18:33
-
6-6-3 流水线冲突与处理(4)—— 数据冲突的解决方案——数据旁路(无字幕版)
21:35
-
6-6-3 流水线冲突与处理(5)—— 进一步提升指令执行的并行性——超流水线技术和多发射技术(无字幕版)
8:17
-
6-6-4 指令流水线——习题课(无字幕版)
10:24
-
7-1 总线概述(1) — 作用和特点、主从设备、标准规定的四个特性(无字幕版)
10:16
-
7-1 总线概述(2) — 分类(无字幕版)
14:18
-
7-1 总线概述(3) — 性能指标(无字幕版)
18:05
-
7-2 总线传输的相关基本原理(1) — 总线传输过程和总线事务(无字幕版)
9:41
-
7-2 总线传输的相关基本原理(2) — 总线仲裁(1)(无字幕版)
11:57
-
7-2 总线传输的相关基本原理(3) — 总线仲裁(2)(无字幕版)
9:21
-
7-2 总线传输的相关基本原理(4) — 总线定时(无字幕版)
15:08
-
7-3 总线上信息的传送方式(无字幕版)
10:50
-
7-4 系统总线的结构(无字幕版)
19:57
-
7-5 常用总线(无字幕版)
5:43
-
8-1 输入输出系统概述(无字幕版)
1:34
-
8-2 I/O设备及其特性(无字幕版)
5:10
-
8-3 I/O接口(无字幕版)
18:51
-
8-4 I/O控制方式(1)— 概述(无字幕版)
3:04
-
8-4 I/O控制方式(2)— 程序直接控制(查询)方式(无字幕版)
13:10
-
8-4 I/O控制方式(3)— 中断驱动方式(无字幕版)
10:14
-
8-4 I/O控制方式(4)— 中断驱动方式 — 中断的基本概念(1)(作用,分类)(无字幕版)
12:50
-
8-4 I/O控制方式(5)— 中断驱动方式 — 中断的基本概念(2)(中断优先级与中断屏蔽)(无字幕版)
11:26
-
8-4 I/O控制方式(6)— 中断驱动方式 — 中断请求(无字幕版)
17:10
-
8-4 I/O控制方式(7)— 中断驱动方式 — 单级中断的处理流程(无字幕版)
19:03
-
8-4 I/O控制方式(8)— 中断驱动方式 — 多重中断的处理流程(无字幕版)
7:20
-
8-4 I/O控制方式(9)—— DMA方式(无字幕版)
20:20
Description
计算机组成原理微课堂字幕版 https://www.bilibili.com/video/BV1qG41197E4
Comments
老师,我预感你的计组这几年也会大火,像计网那样,你的PPT效果太棒了,我受益很多,谢谢你!
♥ 17
我之前知道存储字长是存储器一次性可以存取的最大位数,但是不太明白存储字长和存储单元的关系。 现在看来,存储字长就是存储单元的大小,通常是字节的2^n倍。 按字编址,就是一个单元只有一个地址,只能按字访问;按字节编址,就是每个单元中的每个字节都有一个地址,即可以按字访问,也可以按字节访问。 之所以要求存储字长是字节的2^n倍,是为了能够把地址划分成两部分:低n位作为字节地址;剩余高位作为字地址。 老师,我的理解对吗?
♥ 8 ↩ 1
感谢老师辛苦更新🙏
♥ 4
老师,25考研感觉要更不完了😭😭😭
♥ 3
老师,听了课之后我感觉还是有这些问题不太懂: 1、编址方式=存储字长吗?按字节编址存储字长必须是1B?按字编址存储字长必须等于机器字长? 2、您在视频里用三个汇编指令介绍了三种寻址方式可以取出1字节,1个半字,1个字的数据,而开始说存储单元大小等于1B,那么MDR的位数到底是多少呢? 3、MDR位数和存储字长不一定相等吗? 4、您在05:42说访问2字节构成的存储单元,是指的2个1字节的存储单元,还是存储字长随着CPU执行指令要求的寻址方式不同也发生了变化? 5、在位扩展中,又有提到将存储字长扩展到与MDR位数(数据总线宽度)相同,所以在这里存储字长又必须等于MDR位数? 6、还是说存储字长是主存出厂就规定的,位扩展之后存储字长没有变,只是逻辑上增加了? 7、MDR为32位,指令只取1B的数据时,MDR只有部分位数有效吗?是高位有效还是地位有效?
♥ 2 ↩ 2
哈哈哈,老师好棒!
♥ 2
bilibiliAI视频总结: 存储器中数据的存放方式,包括机器字长与存储字长的区别、地址访问模式、大端和小端方式、数据的边界对齐等内容。视频通过实例和汇编语言的例子,深入讲解了按字节访问、按16位半字访问、按32位字访问的区别和实现方式。同时,视频还介绍了大端和小端方式的区别,以及数据的边界对齐的概念。 计算机组成原理中储存中数据存放的相关知识,包括机器字长与存储字长的区别、地址访问模式等。 0:12 机器字长是CPU一次能够处理的二进制数据位数,而存储字长是主存中一个存储单元所能存储的二进制位数。 0:26 地址访问模式:存储器按字节进行编制,一个存储单元可以由一个或多个字节组成,存储字长是按字节编制的。 0:58 地址访问模式:存储器地址按字节、半字或字访问,半字地址是将字节地址向左移动2位得到的,字地址是将字节地址向左移动1位得到的。 字节地址访问、半次访问、自访问等不同地址访问模式,以及大小端方式和数据对齐的问题。 5:59 存储单元内容送入32位寄存器 8:57 小端方式和大数据方式 11:57 存储空间的字节编码和数据对齐 数据存储的分配方案和边界对齐规则,以及C语言中各种数据类型的变量长度。 12:20 存储单元分配方案:介绍了两种存储单元的分配方案,包括数据的边界对齐和不对齐的情况。 13:06 讲解了数据变量的存储空间分配规则,包括字节数据、半字数据、单字数据和双字数据的分配方式。 16:26 408历年真题:通过对2012年的一道408考题的分析,讲解了数据边界对齐、小端方式、C语言中各种数据类型的变量长度等知识点。 存储单元的地址分配和边界对齐规则,并给出了三个类似题目的答案。 18:19 结构体变量record的成员变量存储 20:14 小端方式存储和指令代码编写 22:33 下节课内容介绍
♥ 2
实名羡慕up这溢出屏幕的才华[点赞][点赞][点赞],YYDS!快来一键三连吧[热词系列_优雅] 一、计算机储存中数据存放的相关知识,包括机器字长与存储字长的区别、地址访问模式、大端和小端方式、数据的边界对齐等内容。 00:22 - 机器字长和存储字长的区别:机器字长是CPU一次能够处理的二进制数据的位数,存储字长是主存中的存储单元所能存储的二进制位数。 01:12 - 存储字长和机器字长不一定相同,存储字长是字节的二的整数次幂倍。 02:47 - 存储字长可以按字节访问、按16位半字访问、按32位字访问。 二、英特尔X86汇编语言中地址访问的三种模式,以及字节访问、半次访问和自访问三种不同的地址访问方式,同时讲解了大端和小端方式的区别。 04:32 - 不需要学习英特尔X86汇编语言的同学也可以理解本例中的每条语句的功能 05:59 - 第三条语句将地址0X4开始的四字节存储单元的内容送入32位寄存器EAX 08:14 - 英特尔X86处理器采用小端方式进行数据存放,与大端方式进行数据存放的结果不同 三、数据存储在储存地址中的方式,以及数据的边界对齐问题,不同的处理器架构和应用场景中选用不同的方式。 09:05 - 数据的高字节保存在主存的高地址中,符合逻辑 09:53 - 大端方式和小端方式在不同的处理器架构和应用场景中有各自的适用性和优势 10:38 - 数据的边界对齐可以提高数据访问效率,编译器在为变量分配储存空间时应该考虑这个问题 四、数据对齐的概念和规则,以及两种不同的数据对齐方案。通过实例演示了如何计算不同数据类型的变量长度。 13:33 - 数据边界未对齐的分配方案存在访问性能问题 14:28 - 数据边界对齐的分配方案有效提升访问性能 15:16 - 对于字节数据不存在边界对齐问题,其他数据类型存在边界对齐规则 五、关于数据边界对齐和存储单元的分配的相关知识点,以及一些简单的编程练习题,帮助学生巩固所学知识。 18:06 - 介绍了存储单元的地址和结构体变量record的成员变量A的存放情况 19:44 - 给出了边界对齐的规则,介绍了变量B和C的存放情况 21:53 - 练习题的答案为选项D,与之前的练习题类似,相信同学们都能正确完成 --以上内容由模型基于视频内容生成,仅供参考。视频总结、高能空降欢迎召唤热心市民@AI视频小助理
♥ 2
感谢老师[星星眼]
♥ 1
一听就会👍
♥ 1
高老师,边界对齐的这个对齐我没有彻底理解。比如说32位机器字长,16位总线宽度,按字节编址的机器,边界对齐的单位是32/16/8中的哪一个呢?我现在已经被408往期真题弄蒙了[笑哭]
♥ 1 ↩ 3
老师,内存地址是采取无符号数,寄存器地址采用有符号数嘛
♥ 1 ↩ 2
[嗑瓜子]找到了!!!!
♥ 1
[doge_金箍][doge_金箍][doge_金箍]老师什么时候可以更新完嘞,看得停不下来了[捂眼][捂眼][捂眼],哈哈哈哈
♥ 1
讲得好
♥ 1
牛逼
♥ 1
老师,这道题有点疑问:题目没有指明这个计算机的存储字长,存储字长未知感觉谈边界对齐没有意义,不知道408考试题目是否默认为32位(下一道题16年题14 就有指明计算机的字长)
♥ 1 ↩ 4
三道题是不是都默认是32位存储字长
♥ 1
这节课扫掉了我以前好多盲点[打call]
♥ 1
老师辛苦了
♥ 1