高性能FPGA数字处理技术【全43讲】【北京理工大学】

Parts

1. P1 · 1.1 课程介绍
2. P2 · 1.2.1 FPGA的历史（一）
3. P3 · 1.2.2 FPGA的历史（二）
4. P4 · 1.3 FPGA的发展趋势
5. P5 · 2.1 可编程逻辑器件结构与原理
6. P6 · 2.2.1 可编程器件结构与原理-FPGA（一）
7. P7 · 2.2.2 可编程器件结构与原理-FPGA（二）
8. P8 · 2.2.3 可编程器件结构与原理-FPGA（三）
9. P9 · 2.3.1 AMD Xilinx FPGA系列器件（一）
10. P10 · 2.3.2 AMD Xilinx FPGA系列器件（二）
11. P11 · 3.1 FPGA设计流程
12. P12 · 3.2.1 FPGA设计指导原则（一）
13. P13 · 3.2.2 FPGA设计指导原则（二）
14. P14 · 3.3.1 FPGA设计优化（一）
15. P15 · 3.3.2 FPGA设计优化（二）
16. P16 · 3.4 FPGA中的IP核技术
17. P17 · 3.5 FPGA原语
18. P18 · 4.1 数字电路的功耗
19. P19 · 4.2 数字电路低功耗设计技术
20. P20 · 4.3 FPGA低功耗设计考虑
21. P21 · 5.1 时序分析相关概念
22. P22 · 5.2.1 FPGA中的时钟（一）
23. P23 · 5.2.2 FPGA中的时钟（二）
24. P24 · 5.3 时序收敛过程
25. P25 · 6.1.1 FPGA实现DSP概述（一）
26. P26 · 6.1.2 FPGA实现DSP概述（二）
27. P27 · 6.2.1 算术运算单元（一）
28. P28 · 6.2.2 算术运算单元（二）
29. P29 · 6.2.3 算术运算单元（三）
30. P30 · 6.2.4 算术运算单元（四）
31. P31 · 6.3.1 FIR滤波器设计（一）
32. P32 · 6.3.2 FIR滤波器设计（二）
33. P33 · 6.3.3 FIR滤波器设计（三）
34. P34 · 6.3.4 FIR滤波器设计（四）
35. P35 · 6.4 FFT设计
36. P36 · 7.1.1 卷积神经网络算法原理（一）
37. P37 · 7.1.2 卷积神经网络算法原理（二）
38. P38 · 7.2 卷积神经网络关键模块设计
39. P39 · 7.3 卷积神经网络量化方法
40. P40 · 7.4 系统架构及实例
41. P41 · 8.1.1 基于FPGA课程体系“智慧教育”实践课程建设（一）
42. P42 · 8.1.2 基于FPGA课程体系“智慧教育”实践课程建设（二）
43. P43 · 8.1.3 基于FPGA课程体系“智慧教育”实践课程建设（三）